第15回半導体プロセスシンポジウム
−45nmプロセス以降を実現するための技術と課題 −
座長 垂井康夫氏
プレスジャーナル主催の第15回半導体プロセスシンポジウム「45nmプロセス以降を実現するための技術と課題」が06年9月7日，東京・神保町の学士会館にて開催された。座長には東京農工大学名誉教授・武田計測先端知財団常任理事の垂井康夫氏を迎えている。なお，本シンポジウムでの45nmプロセスは ITRSが03年のロードマップまで表記していたテクノロジーノードのことを基本的には指し示している。
45nm以降のプロセス技術
産業技術総合研究所 次世代半導体研究センター
副研究センター長 金山敏彦氏
産業技術総合研究所
次世代半導体研究センター
副研究センター長 金山敏彦氏
従来，CMOS技術はプロセスの微細化（スケーリング則）に則って高集積，高機能，高速，低消費電力，高信頼性などすべての特性を向上させてきた。しかし，プロセスの微細化には限界がある。45nmのCMOSプロセスが限界というわけではないが，徐々にその限界が見え始めてきた時代のプロセスといえる。 微細化の限界とはいうものの，どこかに物理的な指標が存在しているわけではなく，技術的のみならず経済的，もしくは事業として今後の微細化トレンドが難しくなった点が限界となる。そうした限界を回避することが可能な解を導き出すことができれば，CMOSプロセスは今後も技術的に進化を続けることが可能になる。そこで考えられるのが従来のSiのみによるトランジスタ製造ではなく，ゲート電極材料や絶縁膜などに最適の材料や構造を選択して集積化することである。
しかし，新材料や新構造を取り入れることは様々な意味でのバラつきも増大させることとなる。この問題を解決するには界面の原子レベル制御が必要となるが，それには正確な計測とシミュレーションを組み合わせたトータルなプロセスをいかに構築するのかにかかっている。同時にこのような微細なプロセスを実現するためには極力，組織的に自己形成が行われるプロセスを用いる必要がある。一度新しいプロセスを採用し，次の世代に別の技術を用いるといったことは研究開発の面でも，量産の面でも負担が重くなる。今後はトータルな選択を行った上で，複数の世代で使用可能な技術をいかに作成していくのかが重要であるとした。
ArF液浸技術によるデバイス作成の現状と課題
NECエレクトロニクス プロセス技術事業部
チームマネージャ 内山貴之氏
NECエレクトロニクス
内山貴之氏
ArF液浸露光は高NA化の手段として，露光装置のレンズとウェーハの間に空気に代わり屈折率の高い液体を満たすことにより，NAを1以上に引き上げる技術であり，解像力とマージンの向上が可能となる。すでに一部のデバイスメーカーにおいて65nmプロセスよりArF液浸露光を用いた量産を行っており，45nmプロセスではほとんどの量産でArF液浸露光が採用される予定となっている。
NECエレクトロニクスではNA＝0.93のArF液浸露光装置を用いて55nmプロセスの開発を進めているが， 45nmプロセスでNAは1.2〜1.3程度必要になるとしている。この領域までは純水を用いた液浸露光で対応可能だが，32nmプロセスではNAが不足するため多重パターニングやEUV露光装置を採用する必要があるとの見解を示した。 ArF液浸露光の量産においては様々な問題があるが，同社ではドライ露光用レジストとトップコートとの組み合わせと，液浸露光用レジストとトップコートとの組み合わせを複数検査した結果，液浸専用レジストではリーチングなどの問題は少なかったが，トップコートとレジストの相性が良い組み合わせは少なく，その少ない中で選択する必要があることを示した。 同社としては，露光装置の基本性能は問題ないため，今後は長期安定性を検証する段階にあるとしている。
また，32nmプロセスの本命はEUVであるともした。EUVはαデモ機の立ち上げが進められているが，時間的な問題として量産装置が間に合わない可能性を示唆した。その場合にはArF液浸露光装置を活用することとなるが，1.5を超す高NAで，かつ多重パターニング露光を採用する他，場合によってはパターンピッチを緩くするなどの方法を取り入れる必要があるとした。 代替手法として考えられる多重パターニング露光であるが，ライン＆スペースをズラすだけでは実現できないためハードマスクプロセスを採用する必要がある。ただし，多重パターニング露光を実現するためには重ね合わせ精度3nm程度，マスクの位置合わせ精度，処理速度のさらなる高速化など様々な課題が存在しており，これらを解決していかなくては45nmプロセス以降のデバイス作成の実現は困難であるとの見解を示した。
次世代CMOSプロセスには何が必要とされるのか
東京大学 生産技術研究所 教授 平本俊郎氏
東京大学 生産技術研究所
教授 平本俊郎氏
MOSFETの微細化は量産レベルで35nm程度，研究レベルでは5nm程度まで実現されており，まさにナノの領域に突入しているといえる。しかし，微細化に伴う課題として，低消費電力化と高性能化の両立，リークパスと短チャネル効果の制御によるオフ電流の制御，チップ内およびチップ間のデバイス特性の制御によるバラつきの抑制などが顕在化してきている。これらの課題を解決するための手法としては新材料によるキャリヤ伝導特性の向上と新構造の採用による MOSFETの静電特性の向上が考えられている。また，これらの技術を組み合わせること，ならびに特性バラつきの制御に対応可能なデバイスの開発を同時に進めることも必要である。
バラつきは，チップ内とチップ間に分けての制御手法を考える必要性があるとした。チップ間バラつきは基板バイアスによってトランジスタが製造された後，しきい値電圧で微調整することが有望であると考えられている。このような技術を組み合わせることにより特性の高いCMOSが製造できるという。 International Technology Roadmap for Semiconductors（ITRS）2005からの次世代デバイスをいかに実現するかを研究するERD（Emerging Research Devices）の項は，CMOSに替わる新情報処理のコンセプトが必要となるとの見解から，CMOS以外の技術でいかに情報処理を行うかの議論が盛り込まれた。こうしたCMOS以外の技術を実現するためには，新たなメモリやロジック，アーキテクチャ技術などの導入が必要となる。また，重要となるのが材料である。この材料とはlow-kなどのMOSトランジスタの製造に用いられるような材料ではなく，例えばスピン素子を実現するための強磁性体といったような従来とは全く関係のない材料である。
結論として，将来におけるSiをベースとした研究は大きく三つに分けられる。一つは「CMOS Extension」，つまりCMOSそのものを延命させる方法であり，FinFETや歪み技術などがここに含まれる。二つ目はテクノロジーギャップの先，CMOSを超える技術である「Beyond CMOS」である。ただし，これは非常に先の話であり，これらの間には新たな機能をCMOSに加える「Added to CMOS（Application Dependent）」の考えを入れる必要がある。例えばCMOSにセンサを組み合わせることで，これまで計算しかできなかったCMOSに新たな機能が加わることとなる。こうした取り組みを行うことで，仮にチャネル材料が変わったとしてもCMOSは将来の情報基盤デバイスであり続けることとなるとした。
45nmプロセスにおけるCu/low-k技術
ルネサス テクノロジ生産本部ウェハプロセス技術統括部
配線モジュール開発グループ グループマネージャ 大崎明彦氏
ルネサス テクノロジ 大崎明彦氏
45nmプロセスにおけるビアと配線の最小寸法は70nmレベルに到達している。また，Keffの目標は2.7〜3.0であり，これを実現するには，ポーラスlow-k材の検討と同時に，キャップ絶縁膜，絶縁膜バリアの最適化検討が必要であるとした他，45nmプロセスにおける配線のリソグラフィには，ArF液浸の使用が必要となるため，量産に向けての使いこなし技術を確立することが重要であるとした。また，OPCの高精度化，平坦性向上によるDOFの確保や，リソグラフィやエッチング，CMPシニングの継続的な改善も必要とした。しかし，ビアや配線のCu埋め込み技術の改善も重要であるが，65nmプロセスからは材料・方式とも大きな変更はないという。また，歩留りの確保のために，欠陥を低減する工夫とともに，DFMの活用がさらに重要になるとの考えを示した。
一方，ポーラスlow-k膜導入の重要な課題の一つが，強度低下に起因するパッケージ後の熱ストレスによる層間膜剥離であり，UVキュアなどによる強度改善が必要であるとした。また，ホモジニアスまたはハイブリッド構造，ハードマスクまたはレジストマスク方式といった選択を含めて，各社で選択が異なってくる可能性を示唆した。これは，デバイスの種類によって性能，コスト，信頼性の要求バランスが異なるためである。 加えて，信頼性の改善も最重要課題の一つであると強調した。バリアシードの改善，めっきの継続的改善に加え，合金シードなどの新規技術の導入が必要であるという。また微細加工の制御，高歩留り化の技術なども，量産に向けた重要な課題であるとした。
メタル材料のCVDを実現するMCR-CVD
フィズケミックス 取締役CTO 坂本仁志氏
フィズケミックス 坂本仁志氏
フィズケミックスは，三菱重工業において開発された成膜技術「塩化金属還元気相成長法（MCR-CVD：Metal Chloride Reduction CVD）」のカーブアウトベンチャーとして，05年11月に設立された。 MCR-CVDの原理は，（1）金属表面に塩素プラズマを反応させると，金属は塩化物となり揮発する（エッチング反応），（2）この揮発塩化物が基板表面に吸着されると吸着塩化物となる（吸着反応），（3）塩素プラズマとこの吸着塩化物を反応させることにより，塩化物から塩素だけが引き抜かれ（還元反応），塩素分子（Cl2）が表面から離脱する一方，純粋な金属だけが基板上に形成される。
MCR-CVDは，揮発性塩化物を形成する元素すべてに対応しているため様々な用途に使用できる他，原料は塩素ガスと固体ターゲットのみなのでMOCVD と比べると低コスト化が可能となっている。また，あらゆる元素に対して400℃以下で成膜ができ，低ダメージ化を実現している。さらに，カバレッジコントロールが可能で，ボトムアップ成長に加え，コンフォーマルに均一な成長をさせたりと，様々なモードをコントロールできる。なお窒化物や酸化物も対応可能となっている。 商品化スケジュールとしては，現在，300mmウェーハ実証用のデモ機を立ち上げ中である。06年12月から本格的な300mmウェーハ対応機の設計に入り，07年6月頃に量産期をリリースする予定とした。
新たな成膜技術フラッシングスプレーCVD
堀場製作所開発センター フォトニクスデバイスプロジェクト
マイスターマネージャー 富永浩二氏
堀場製作所 富永浩二氏
フラッシングスプレーCVD（FS-CVD）とは，「減圧沸騰噴霧気化」方式を採用し，成膜原料を自動車のエンジンで用いられるインジェクタによりチャンバ内に直接噴射するCVD技術である。従来の加熱気化方式によるCVDでは，高温で行うため原料が分解と再凝縮してしまい，配管詰まりなどが発生し安定した気化が難しかった。FS-CVDは，インジェクタからチャンバ内に混合溶液を直接噴霧し，減圧チャンバ内に加圧の液体を噴霧することで減圧沸騰現象を起こす方法であり，温度を上げなくても気化させることが可能である。
FS-CVDの実験は，SiO2やNb2O5などで行われており，200mmウェーハを用いて行われている。今後の課題は，現在用いているインジェクタは自動車エンジンのものをそのまま用いているが，量産化に対応するためには300mmウェーハに対応した半導体製造プロセス向けのものを作る必要がある。また，インジェクタから出てくるクロスコンタミやパーティクルの発生を防止しなければならないといった課題も存在している。さらに，低温で成膜した際に膜中に不純物が発生する可能性もあることを示した。
