新・半導体実践セミナー Q＆A報告
−白熱した議論が交わされたQ＆A−
サクセス インターナショナル
取締役 加藤俊夫氏
07年7月3日，東京・神保町の学士会館において，プレスジャーナル主催，サクセス インターナショナル企画協力により「新・半導体実践セミナー Q＆A」が開催された。同セミナーでは，サクセスの講師陣が会場より質問を受け，それについて答えるQ＆Aが行われ，予定時間をはるかに超え，熱の入った議論が交わされた。そのQ＆Aの模様を紹介する。
Q1：LSIにおける線幅の微細化が進み，そろそろ限界が囁かれていますが，今後も微細化が進むのか，また進めるべきか
現状では，65nmプロセスが先端プロセスとして一般的に生産されており，45nmプロセスの生産が今年中に2〜3社で始まる予定で，いよいよ45nmプロセス時代に突入すると言えます。45nmプロセスは，ArF液浸ステッパが市販されており，これにより生産可能と考えられます。次世代は，10年に32nmプロセスが導入されるものと予想されており，ArF液浸ステッパの二重露光で対応できると考えられています。リソグラフィ以外にも解決すべき問題はありますが，大きな障害はなく，32nmプロセスは予定通り実現されると思われます。次いで，13年に22nmプロセスが導入されるものと考えられています。ArF液浸ステッパで22nmプロセスができるという意見も一部にはありますが，一般にはEUV露光装置が必須と考えられています。EUVについては，技術的な問題よりも，価格が最大の問題と考えられます。試作機で70億円と言われており，生産機は100億円程度と見込まれます。そうなると，使える企業は限られ，例え一部のメーカーで生産が始まっても一般化するとは言えないかも知れません。その点，ナノインプリントは，複雑な光学系は不要で装置コストも極めて安価ですので，22nmプロセス時代は，経済性の点から言ってナノインプリントができるか否かが決め手になるかも知れません。
Q2：SOIの将来性についてどう考えますか
SOI（Silicon on Insulator）は，ウェーハに酸化膜を成膜，その上に1μmあるいはそれ以下の極めて薄いSi層を作り，そこにトランジスタを作成したものです。寄生容量が少なく高速動作ができ，α線に強いメリットがあります。コストがバルクのSiと比べ10倍程度高いという問題さえなければ，設計者としてはバルクのSiよりもSOIを使いたいと考えているはずです。コスト高の問題については，量産効果によりウェーハの値段が下がることで解決され，そうなれば，大いに普及する可能性があります。
Q3：CCDとCMOSイメージセンサの今後について
CMOSイメージセンサもCCDイメージセンサと同じぐらい開発の歴史がありますが，画素ごとの信号のバラつきが大きく，CCDのような良い画質が得られませんでした。ところが最近，画素ごとの増幅率の均一化技術が進み，CCDに匹敵する画質になってきており，一般的に用いられるようになりました。また，CMOSでは駆動回路などをチップに混載できるので使い勝手が良く，消費電力が小さいメリットもあります。CCDの方が感度などで勝っている点もありますが，今後はCMOSが今以上に伸びると思われます。
Q4：高歩留りとは一般的に言って何％程度のことを指すのでしょう。また，垂直立ち上げを行う際に求められる歩留りはどの程度で，どのような方法で行うのでしょうか
高歩留りと言えるか否かは，デバイスの難しさとの兼ね合いなので，何％とは言い難いところがあります。例えば，他社が50％で生産している時に，自社のみが70％なら高歩留りですし，成熟したLSIで他社が95％なのに自社が90％なら低歩留りと言えます。また例え低歩留りでも他社が生産できないような難しいLSIなら立派にビジネスになります。ソニー（講師陣の出身企業）では，かつてCCDイメージセンサの歩留りが低く困っていましたが，他社が生産できなかったため，相当なビジネスを享受することができました。
また，垂直立ち上げの歩留りは，生産開始時50％，半年後80％程度でしょう。垂直立ち上げには，ハードウェアは工場建設から設備搬入，1stロット出しに至るスケジュール管理と異常時の対処，ソフトウェア的には，開発と生産の繋ぎをスムーズに行うため，開発時に生産に必要なデータを十分確認するなどが重要でしょう。技術が属人的な部分もあり簡単には人に伝え難く，開発者が自ら生産担当者になる場合もあります。
Q5：450mmウェーハの開発はどのように進むと考えられますか
現状では，たとえ装置を開発しても対応するウェーハがありません。また，300mmウェーハにおける半導体テクノロジーズ（Selete）のような機関がないので評価ができません。講師陣の考えでは，最短で行っても量産装置が市販されるのは14年頃と思われます。従って，ITRSのロードマップにある12年の生産開始は有り得ないと思います。また，最近のWafer Newsのアンケート調査によると，450mmは永久にないだろうという意見が39％ほどあったそうです。装置メーカーにとって，新製品開発が遅れると重大問題となりますが，450mm対応については，当面大きな開発費を掛けて張り切っても，空振りになると思います。
Q6：後工程でのウェーハ薄型化はどこまで進むのでしょうか。また，何層まで積層することになるのでしょうか。貫通ビアによる三次元パッケージの利点は何でしょうか。A社のチップとB社のチップを一つのパッケージに入れることは可能ですか
現在，ウェーハの薄型化は30μmまで量産に用いられ始めているようです。原理的には1μmでもトランジスタ動作しますが，無闇に薄くしても取り扱いが困難で作業性が悪く，そうした意味ではそろそろ限界かも知れません。三次元パッケージは，当然小型になるメリットはありますが，配線長が短いことによる動作速度の向上も期待されます。現在，10層のスタックが発表されていますが，それ以上はしばらくはないと思っています。
チップスタックで自社以外のチップを搭載するには品質保証の問題があり，KGD（Known Good Die）のように品質を保証されたベアチップの入手が必要ですが現状では入手しにくい状況です。メーカーによってはKGDよりランクの低いKTD（Known Tested Die）やPD（Probed Die）を供給しています。またフリップチップICが流通するためには半導体チップでの保証は大きな課題になるでしょう。
Q7：ウェーハの一括プロービングテストの動向についてどう見ていますか
半導体各社ともに一括プロービングテストの開発に取り組んでいます。メモリ系ではテスタのマルチ測定の多チャネル化が進み，一枚のウェーハを4回のプロービングから3回にできるようになったとの報告もあり，目指すは一括でのテストです。そのための課題の一つにプローブカードがあります。縮小する電極ピッチへの対応が必要であり，MEMS技術を活用したピッチ30μmのものも開発されていますが，コスト，納期に課題があります。フリップチップICやウェーハレベルCSPなど電極がエリアに配列されたものは，電極ピッチも多少広がりますから一括測定実現の可能性が高いと思います。
Q8：半導体の技術革新を続けるには，装置・材料メーカーとして何に気をつけていくべきでしょうか
技術革新の目安としては，ITRSのロードマップがあります。ただし，その通りに進んでいくとは限りません。技術革新がどのように進行しているかを正しく理解し，将来を見通せる眼力が必要となるでしょう。自社の得意とする狭い範囲で勝負するのも一つの考え方ですが，前後の工程との関係をインテグレーションするのも重要だと思います。そのためには，デバイスそのものを良く理解していることが要求されます。
Q9：半導体業界では，ファブレス/ファンドリの水平分業が発展しているようですが，全てを自社で抱え込むIDMの優位性はあるのでしょうか
確かに，ほとんどの日本の半導体メーカーはIDM（Integrated Device Manufacture）で，このところ落ち目になっています。ファブレスメーカーが設計を中心に大きな利益を上げ，ファンドリメーカーが工場に巨大な投資をして大きな利益を得ています。IDMは，設計と工場を両方持っている訳ですから，本来ならもっと大きな利益を得ても良いはずです。昨今は，5月の連休や夏休みも返上して工場を稼動させることも多く，利益が出ないのはおかしいと言えます。ファブレスとファンドリの組み合わせでは，社長は2人ですが，IDMなら1人で，間接費が少ない筈です。私見では，IDMだから悪いと言うより，日本の半導体メーカーは国内に優秀な顧客を抱えているため，海外に目が向かないところに問題があるのではないでしょうか。Samsung Electronicsが強いのは，韓国内に大きな顧客がないからだと言われます。その点，日本は半導体の顧客が国内に少なくなれば，かえって半導体業界が強くなるかも知れません。
Q10：日本はメモリメーカーが好調ですが，ロジック系メーカーはどうすれば生き残れますか
一言で言えば，日本の半導体メーカーがシステムLSIで儲かるビジネス構造を作れないからだと思います。理由は，「開発力」や「ものづくり競争力」だけでは収益が上がらないにも関わらず，こだわりすぎて「商品価値」「販売力」を軽んじているのが一番大きい理由です。以下の項目に対して長期・戦略的な見通しがないのも問題でしょう。
（1）システムLSIは研究開発費の割合が大きい
（2）サポートコストが掛かり過ぎる
（3）出荷数量の規模が小さい（研究開発費の回収ができない）
（4）戦略的な投資が出来ていない（中途半端）投資回収に不安
（5）投資回収モデルを見出せなく，弱気になっている
しかし，ロジックメーカーでも大成功しているロームは研究すべき対象です。ロームの特徴は，
（1）コストダウンに徹して，どこよりも安く生産する
（2）強力な営業力で顧客ニーズを先取りする
（3）利益の上がらないビジネスは，絶対に手を出さない（一時的に工場の稼働率が落ちても良い）
また，得意とするデバイスを伸ばすべきです。松下電器産業のUnifier，ソニーのイメージセンサ，ルネサス テクノロジのマイコンなど，育つ種はあると思います。3番手の商品ばかりを百貨店のように揃えるのが最悪でしょう。思い切って整理するべきです。
Q11：デバイスメーカーと装置・材料メーカーの信頼関係強化が言われますが，納入後，半年も支払いがないケースがあり，こんな商習慣で良いのでしょうか
講師もデバイスメーカーの技術者時代に，検収書の発行を遅らせてしまい，ベンダに大迷惑を掛けた経験があります。現在はそのようなことがないように社内教育が徹底されています。私は，ベンダのCS（Customer Satisfaction）調査を行った経験がありますが，「逆CS」の必要性を痛切に感じました。すなわち，支払いが悪く中小企業をいじめている大企業は誰なのかを調査し公表するのです。しかし，ベンダからの協力が得られませんでした。大企業に睨まれるのが怖いからです。正しい商習慣が業界発展のために絶対必要なことだと思いますので，顧客を怖がらずに声を上げる必要があると思います。
Q12：半導体工場における環境への取り組みの現状を教えて下さい
一般的には，（1）薬剤の使用量を減らす，（2）地球温暖化に影響があるガスの使用をなくす，（3）省エネに努力する，の3点が進められていると思いますが，まだ十分とは言えないと思います。
視点が少し違うかもしれませんが，後工程では，06年7月より欧州におけるRoHS指令が施行されパッケージの外部端子めっき，ボール端子の材料が鉛フリー材の採用になり，実装時のリフロー温度が240℃Max．から約265℃まで高温になり，実装時のパッケージの信頼性（吸湿によるパッケージクラック）を確保するために半導体メーカーと顧客である実装メーカーで厳しい製造技術管理を行っています。
Q13：昨今，製造現場に派遣社員が大勢入っています。それにより半導体製品の品質低下が心配されていますが，いかがでしょうか
製造現場に派遣社員が導入される事による品質低下を懸念する声はよく耳にしますが，それを定量的に示して検証しているデータは見たことがありません。品質低下があるとすれば様々な要因が複合的に影響しますが，企業側が期待するニーズと派遣社員スキルのアンマッチによる部分が問題でしょう。派遣社員の現場配属前後の教育・研修を充実することが重要です。
今の製造現場の仕組み（装置・システム）はそこで働く人の「技能・熟練・知識」に頼らなくとも生産できる仕組みが整い始めており，あまり心配していません。労働力の質では，諸外国の方が心配されますが，海外製の半導体でも日本の機器に使用されています。
Q14：BCMについて，装置メーカーとしてどう取り組むべきでしょうか
BCM（Business Continuity Management：事業継続マネジメント）は，地震などの災害が起こった際に，事業継続への影響を極力少なくする方法を普段から準備しておく運動です。米国では，9・11のテロにあってもすぐに操業できた企業，中々回復出来ない企業，遂に潰れてしまった企業があり，普段からの準備の重要性が認識されました。それ以来，米国のデバイスメーカーが熱心で，いずれBCMがISOの規定に取り入れられ，BCMをやっていないベンダから購入しないということになりそうです。日本でもSEMIが熱心に普及に努めており，サクセスもBCM普及の手伝いを依頼されて勉強しており，皆様からの相談を待っています。日本の場合は，最近地震が頻発していますので，早急にBCMを行う必要が高まっています。
