• » SJNのトップへ戻る
• » 連載のトップへ戻る｜

これが中小型ディスプレイの全貌

LTPS TFTの製造技術動向
― ブレークスルーの期待がかかる量産技術 ―

鵜飼育弘/ソニー

はじめに

第8回では，｢LTPS TFTの製造技術動向−ブレークスルーの期待がかかる量産技術−｣と題して，poly-Si膜の形成，イオンドーピング，ゲート絶縁膜作製，高圧アニールに関して量産に適用されている技術と最近の学会などで報告された最新技術について概説する1）。

poly-Si膜の形成技術

poly-Si膜の形成方法は大きく分けて，（1）a-Siのエキシマレーザアニール（ELA）による結晶化，（2）a-Siからの固相成長，（3）poly-Siの直接堆積（as-depo poly-Si），（4）大粒径化技術があるが，ここでは現在量産プロセス用にいられているELAによる結晶化と，将来技術としてのpoly-Siの直接堆積大粒径化技術を取り上げる。なお，（2）のa-Siからの固相成長は，高温poly-Si膜の製造に適用されている。最近，a-Siのプラズマジェットによる結晶化に関しても報告されている2）3）。

1.　ELAによる結晶化技術

レーザ光源としてはガス寿命の長いXeCl（波長λ＝308nm）を用いることが多いが，他にArF（λ＝193nm），KrF（λ＝248nm）など，a-Si膜の吸収の大きい紫外光のエキシマレーザが使われている。レーザの照射法としては光学系を組んでラインビーム形成し，ラインを重ね打ちするのが一般的である。面ビームによる一括照射も検討されているが，現時点での主流はラインビーム照射である。プリカーサに用いるa-Siは内部エネルギーが高い状態にあるが，結晶化によって内部エネルギーが小さい状態に遷移する。単発のレーザ照射でTFT作製に最適な結晶化状態が実現できれば量産的にみて好ましいが，現実には複数発のレーザ照射（マルチショット）をした方が良好なTFT特性が得られる。これは，結晶粒界エネルギーおよび結晶粒界内の欠陥が複数発照射中に減少し，より安定状態に移行するためと考えられる。ラインビームを走査しながら重ね打ちする場合，大面積にわたってpoly-Si膜の結晶均一性を確保するためには，照射ビーム強度の安定性は極めて重要なパラメータである。良好な結晶が得られるレーザエネルギーマージンが非常に狭いこともあって，ビームエネルギー強度の厳密な制御が要求される。この方法では，矩形ビームの長軸ビーム長によって再結晶化される領域が制限される。LTPS TFT-LCDが量産され始めた当時の装置は200mmのビーム長を有し，つなぎ合わせなしで作製できるパネルサイズは12.1型であった。現在では465mmの装置が量産に適用され32型パネルの作製も可能になった。表1にELA装置の特性とラインビーム長の推移を示す4）。
現在量産に用いられている装置では，レーザ発信周波数が最高300Hz，最大エネルギー315W，パルス幅20nsから60ns，照射エネルギー密度500mJ/cm²から1J/cm²の矩形パルス・ビームをa-Si膜上に照射させ，a-Si膜を溶かし過冷却状態にした後に再結晶化させる。プリカーサ膜としてPECVD法で形成したa-Siを用いた場合，膜中に〜10％の水素を含むのでいきなりレーザ照射を行うと，結晶化と同時に膜中の水素が爆発的に抜け出る「爆発的結晶化（Explosive Crystallization）」が起こってしまう。従って，結晶化に先立ちプリカーサ膜を400〜450℃程度で熱処理して膜中の水素を数％以下に脱離させるか，もしくはまず低エネルギー密度でレーザ照射して膜中の水素を脱離させる脱水素工程を導入することが必要になる。プリカーサ膜としてLP-CVDによるa-Si膜を用いた場合，脱水素工程は不要である。
最近，ELAの問題を根本的に解消する装置が開発された。この装置は，Nd：YAG固体レーザの第2高調波（YAG2ω，532nm）を用いたもので，レーザ出力は200W，ビーム長105mm，ビーム幅40μm，エネルギー密度900mJ/cm²，適用基板サイズは第5世代（1150mm×1300mm）である5）。ELAと固体YAG2ωレーザの比較検討の結果，図1に示したようにYAG2ωのプロセスウインドが広いことが示され，今後の量産適用が期待されている6） 。

表1　レーザ特性とラインビーム長さの推移（保証値）

特性	95年度	96年度	97年度	99年度	00年度	03年度
出力/W	150	200	200	200	300	315
パルスエネルギー/mJ	500	670	670	670	1000	1050
パルス間変動率（6σ）/％	30	24	18	18	6	6
ガス寿命/1×107shots	2	2	2	2	3	4
ラインビーム長/mm	150	200	275	275	365	465

2.　poly-Siの直接堆積（as-depo poly-Si）

図1　エネルギー密度と移動度の関係

poly-Siの直接堆積技術に関しては，過去に種々の方法が試みられてきたが，いずれの方法も実用化には至っていない。ここでは東京工業大学の半那研究室で研究開発されている反応性熱（Reactive Thermal）CVD技術とTFTへの応用を紹介する7）。この方法の特徴は，原料ガス自身の持つ化学反応性を用いることによって，加熱された基板上のみ選択的に原料ガスの化学的な分解反応を促進し，原料ガスの熱分解温度より低い温度で堆積を実現できることである。この方法では，熱CVD法と同様に原料ガスの分解が基板近傍に限定できるため，熱CVDの特徴を保ったまま膜の堆積温度の低温化が実現できる。さらに，反応系を利用することによって，選択した原料ガス系特有の化学プロセスを膜成長の特徴として利用できる。実際にSi系多結晶薄膜の堆積に適用した例として，ジシラン（Si₂H₆）とフッ化ゲルマニウム（GeF₄）を原料ガスに用いる結晶性SiGe薄膜の低温成長技術が開発されている。Si₂H₆の熱分解温度（400℃），GeF₄の熱分解温度（＞1000℃）に比べてはるかに低い350〜450℃の低温で，ガラス基板上に優れたSi_xGe_1−x（x＝0.95〜0.05）膜の堆積を実現した。この反応性熱CVD法の特徴は多結晶膜の低温成長にあるのではなく，（1）非晶質基板上に直接，核密度を制御して結晶核の形成が実現できること，（2）成長条件の選択によって，基板に特異的な膜の堆積（選択成長）が実現できることにある。これは，従来のSi系結晶膜の低温成長では実現できない極めてユニークな特徴である。
反応性熱CVD法で作製したpoly-Siおよびpoly-SiGeのTFT特性についても報告されている8）。試作したデバイス構造は，Siウェーハ上にSiO₂熱酸化膜を75nm形成後，200nmのpoly-Siもしくはpoly-Si_1−xGe_x（x＜0.05）を堆積。作製したTFTは，ホットワイヤを用いた水素化処理もしくは熱処理を450℃で行った。TFTの特性は，Si_1−xGe_x（x＝0.05）TFTの場合，ボトムゲート型でn-chの移動度は55cm²/Vs（グレインサイズ：70nm），p-chの場合36cm²/Vs（グレインサイズ：103nm）。一方トップゲート型の場合n-chの移動度は25cm²/Vs，p-chの場合22cm²/Vsが得られた。poly-Si TFTの場合ボトムゲート型でn-chの移動度は62.6cm²/Vs，しきい値電圧Vthは0.33V，p-chの場合54.5cm²/Vs，Vth 0.8Vが得られた。今後の展開に期待がかかる技術である。

3.　大粒径化技術

現在，ELA（エキシマレーザ溶融・再結晶化）法を用いて量産されているLTPSの結晶粒径は〜0.3μm程度である。TFTの活性領域の寸法が1μm以上もあるので，この領域内には多数の結晶粒界が含まれる。ここでのキャリヤの散乱，捕獲・再放出や発生・再結合のために，このLTPS TFTは結晶Siを用いたLSI内のトランジスタに比べ特性が劣る。いかに結晶粒を大きくし，位置制御された単結晶を所定の位置（TFTが形成される所）に作製するかが重要である。また，TFTの電界効果移動度は結晶粒径に依存する。従って，いかに結晶粒を大きくするかも重要となる。ELAおよび固体レーザを用いた巨大結晶粒Si薄膜形成技術が各所で開発されている。
いずれの技術も結晶粒として，数μm以上（ただし1方向）を実現し，TFTの移動度が500cm²/Vsを超えるものも報告されている。中には単結晶に近い結晶粒が形成されている。大粒径化に関する最近の進捗は目覚しいものがある。これは，レーザ結晶化のメカニズムに関する知見が蓄積され，従来の試行錯誤の実験から結晶成長理論をベースに，シミュレーション技術を駆使しシステマティックに研究開発が進められるようになったことによる。すなわち，溶融・結晶化において，伝熱現象のみならず結晶核発生密度・結晶成長速度を考慮して結晶成長条件を探ることができるようになった。例えば，薄膜の溶融結晶化に関しては，薄膜の温度によって不均一核発生モードから均一核発生モードへと物理的な転移が生じるが，そのメカニズムが明らかになってきた。その結果，連続発振の固体レーザを用いて大粒径化を実現した。また，バルク成長におけるゾーンメルティング（zone melting）法を応用したSLSやCZ（Czochralski method）法を応用したμ-CZ法も開発された。
このように，大粒径化について目覚しい進歩があり単体TFTの性能が向上したが，これに伴い個々のTFTのバラつきが顕在化してきた。この原因としてチャネル内の粒界数のバラつき，結晶粒の面方位，薄膜内の純度，結晶化プロセスにおけるクロスコンタミネーション（cross contamination）などが影響していると考えられる。

イオンドーピング技術

図2　非質量分離型イオン注入装置の構成

LTPS TFT構造は，a-Si TFTと同様にボトムゲート型とトップゲート型に大別される。ELA法による結晶化の観点から両者の違いは，前者は下側のSiO₂膜と接している結晶の初期成長側をチャネルに用い，後者は上側の自由表面側をチャネルに用いるものである。
いずれの構造においてもイオンドーピングが必要な箇所は駆動回路部と画素部である。駆動回路の低消費電力化のためCMOS構造が採用されている。CMOSのソース/ドレイン（S/D）部はトランジスタの動作信頼性を高めるため，画素部のn-ch TFTはリーク電流低減のためLDD（Lightly Doped Drain）構造が必要である。ドレイン端での電界を緩和させてホットキャリヤによる劣化を低減させることで信頼性が向上する。またリーク電流は，逆バイアスを印加した場合，ドレイン近傍の空乏層にある欠陥準位で電子とホールが生成される速度で決まる。これをLDD構造にすることで低減できる。また，TFTのしきい値電圧（Vth）制御のためにリン（P）またはボロン（B）を精度良く注入することもTFTの開発およびTFT-LCDの応用が進むにつれ必要になってきた。これらS/D，LDD，チャネルドープ（Vth制御）それぞれについて必要なイオン種とドーズ量をまとめると，次のようになる。
（1）S/D部；P，B，5×10¹⁴〜5×10¹⁵/cm²
（2）LDD部；P，1×10¹²〜5×10¹³/cm²
（3）Vth制御；BまたはP，5×10¹¹〜2×10¹²/cm²
イオンエネルギーは，デバイス構造に依存するが5〜100KeVである。量産当初，図2に示すような非質量分離型装置が使われていた。この方式は基板上へのイオンビームの一括照射が可能であるため，あまり高いビーム電流密度を必要とせずに高濃度注入が可能である。
しかし，イオンビームの均一性を確保するためにはイオン源を大型化する必要があるが，これは低濃度注入での制御性に乏しく，基板サイズの大型化には適さない。最近，電流密度の高いリボンビームを用いて基板上を走査し注入する方式の装置が量産に適用されている。注入ドーズ量の制御はイオン電流と走査速度で行う。現在，ビーム幅730mmで均一性±5％の装置が実用化されている。この方式は非質量分離のため，例えばPを注入する場合，原料ガスにPH₃/H₂を用いるのでPHm^＋（m＝0，1，2，3），Hn^＋（n＝1，2）が同時に注入される。イオンドープのメリットは，同時に注入される水素が活性化されており低温のアニールでも不純物原子が充分活性化されることである。

図3　質量分離型イオン注入装置の構成

LTPSを用いたTFT-LCDの高機能化が進むにつれ，図3に示す質量分離型のイオン注入装置が量産に適用されている。これは，非質量分離型装置の欠点である（1）低真空領域でのイオン注入で生じるイオンの中性化と水素イオンのコンタミネーションによるドーズ量制御の困難性，（2）H^＋やその他多量の不純物イオンの混入による基板温度の上昇，特にレジストをマスクに用いた場合のレジスト焼けなどの欠点を解消できる。
LTPS TFTアレイの製造でイオン注入工程は，要求されるドーズ量とタクトタイムの関係から，非質量分離型と質量分離型の装置が使い分けられていた。一般に高濃度のドーズ量が必要なドレインおよびソース領域への注入には非質量分離型装置が適用されている。しかし，LTPS TFTの高性能化が進むにつれ，この装置の欠点であるドーズ量の制御，基板温度の上昇を解消するために大電流密度の注入装置の出現が要望されていた。これらの要求に応える装置で，Bで300μA/cm，Pで400μA/cmのイオンビームの取り出しが可能なイオン源を開発し，第4世代の基板サイズ（730mm×920mm）に対応できる装置が実用化されている。
イオンドーピングプロセスでは，それに引き続く活性化プロセスも重要である。活性化の手段としては，電気炉によるバッチ式アニール法，ELA法，RTA（Rapid Thermal Annealing）法がある。電気炉によるアニール法は単純で安定しているが活性化率が低く，低抵抗のドレイン・ソース領域を実現するには多量の不純物ドーピングが必要である。ELA法は，活性化率は高いが配線など熱損傷を受ける場合がある。しかも装置価格が最も高い。RTAによる活性化プロセス装置は，ガラス基板をキセノンアークランプと反射鏡の隙間を枚葉搬送するものである。この装置の特徴は，高スループットでの活性化が可能であり，しかも大型ガラス基板への対応も容易であることにある。
最近，ゾーンコントロール誘導加熱によるアニール装置が開発され量産工程に導入され始めた。この装置の特徴は，基板温度を短時間で制御可能でしかも面内の温度分布も良好であることが挙げられる。従来のアニール方式と比較して処理時間が1.3倍早く，COO（Cost of Ownership）を改善できる装置である9）。

ゲート絶縁膜作製技術

poly-Siの大粒径化と並んで高性能TFTを実現する上で重要な技術は，ゲート絶縁膜（SiO₂）の高品質化とSiO₂/poly-Si界面の特性改善である。要求事項としては，（1）SiO₂/poly-Si界面準位密度が低いこと，（2）SiO₂中の固定電荷密度が低いこと，（3）poly-Si膜に対するダメージが少ないことである。
現在，LTPS TFTの量産に用いられているゲート絶縁膜の形成法としては，SiH₄もしくはTEOS（Tetra-Ethyl-Ortho-Silicate）によるPECVD膜である。この膜は，LSIに用いられている熱酸化膜に比べ，界面特性が悪くしきい値電圧制御が困難である。また，性能を向上するための薄膜化が困難などの課題がある。
次世代技術の主流として，低温酸化と高品質膜の積層SiO₂が各所で検討されている。まず，低損傷プラズマや光酸化により低温酸化して良好な界面特性を実現し，この上にPECVDによりSiO₂層を形成する方法である。ゲート絶縁膜の界面形成に酸化工程を用いると，LSIの熱酸化膜と同様に，poly-Si膜上に堆積するのではなく，Siを酸化するため非常に良好なSiO₂/Si界面が形成される。しかし熱酸化は，600℃以下では酸化速度が遅すぎて実用的でない。そこで，高圧酸化，オゾン酸化，プラズマ酸化，光酸化などの低温酸化法が研究開発されている。
プラズマ法は，低温酸化および高品位成膜にも用いられる。低温酸化には低損傷プラズマ，高品位成膜には高密度でしかも低損傷プラズマが要求される。電源周波数を，RFからVHFそしてマイクロ波（μ波）と高くすることにより，低損傷と高密度を両立したプラズマを発生させることができる。μ波をプラズマ励起のエネルギーとして導入する方法と，同軸ケーブルからラジアルスロットアンテナ（Radial Line Slot Antenna：RLSA）を介して導入する方法と，導波管からスロットアンテナを介して導入する方式がある。
μ波を用いた場合，導入方式に拠らず表面波プラズマを発生させることができる。表面波プラズマは，μ波導入部近傍で高密度プラズマを発生でき，プラズマ表面から距離を置いた場所に置かれる基板には直接μ波が届かず低損傷で酸化できる長所を有している。

HPA技術

図4　高圧アニール装置

ELAで作製したpoly-Si膜やPECVDで作製したSiO₂膜には，欠陥やトラップ準位が存在する。そのため，高移動度，低しきい値電圧，良好なSファクタを有するTFTを実現する技術開発が活発に行われている。ここでは，高性能化と合わせて重要なガラス基板面内の均一性向上技術としての高圧アニール（High Pressure Annealing：HPA）技術について述べる。
一般に，Siの酸化速度は，大気圧下に比べ高圧雰囲気下で増加することが知られている。大気圧下で実用的な酸化速度を得るには1000℃の高温が必要である。しかし，高圧下（例えば2MPa）では，600℃で実現可能となる。
大型ガラス基板が処理できるHPA装置概要を図4に示す10）。金属製圧力容器の中に，反応チャンバとしての石英容器が収納されている。石英容器の中は，ガラス基板が収納できる石英製のカセット（20〜25枚セット可）をヒータで加熱できる構造となっている。プロセスとしては，最高600℃，2MPaの条件下で水蒸気もしくは窒素雰囲気で処理ができる。
前述のように，ELAによるpoly-Si膜には多くの欠陥準位が存在する。この欠陥準位を減少できる処理技術が東京農工大の鮫島氏らにより検討されている11）。検討結果は，ELA処理後ただちに13.56MHz，30Ｗ，130Pa，250℃の酸素プラズマ処理を施したSi膜の導電率は，10S/cmと結晶化処理直後の10⁻⁵S/cmに比べ飛躍的に増加する。
またHPAの効果を調べるために，1.3×10⁶-PaのH₂O雰囲気で190〜310℃，3時間の処理を行った。導電率は310℃の処理で6S/cmに増加した。この結果は，自由電荷密度が処理により増加することを意味している。ESR測定の結果，ELAによる結晶化処理後poly-Si膜のスピン密度は，5×10¹⁸cm⁻³の高密度であったが，310℃での高圧水蒸気処理により1.2×10¹⁷cm⁻³に減少した。このことは，この処理によりSi膜中のダングリングボンドを削減できることを意味している。
ELA結晶化処理後の欠陥密度が5×10¹⁷cm⁻³であったものが，30分の酸素プラズマ処理で2×10¹⁶cm⁻³に減少する。室温で結晶化処理したpoly-Si膜は，250℃の基板温度で処理したものに比べ高密度の欠陥を有す。高圧水蒸気処理の場合，室温下で結晶化した膜は9×10¹⁷cm⁻³の欠陥密度を有するが，310℃，3時間の処理を施すことで4×10¹⁶cm⁻³に減少する。このことは，欠陥準位が熱処理によって減少することで，欠陥準位にトラップされた電子も減少する。従って，空間電荷効果も低減する。高圧水蒸気処理は，ゲート絶縁膜とSi膜の界面の改善にも有効である。C-V特性の解析から，界面トラップ密度は5×10¹⁰cm⁻²eV⁻¹であることがわかった。これらの処理をTFT作製後にすることで，トランスコンダクタンス5.2×10⁻⁶S/□，移動度650cm²/Vsのトップゲート型LTFTが得られている。
ボトムゲート型LTPS TFTに関しても，しきい値電圧および移動度の基板面内のバラつきが改善できることが報告されている12）。300mm×350mm基板面内のn型およびp型TFTのしきい値電圧のバラつきをそれぞれ42％および38％改善，移動度は10％以上の改善効果が確認できた。これは，Si/SiO₂界面特性が改善されたことによる。
HPA処理により，TFT特性向上（しきい値電圧，Sファクタなど）のみならず，信頼性の向上および生産における基板面内の均一性および再現性の向上が期待される。また，HPA処理は，poly-Si膜およびSi/SiO₂界面の欠陥を減少させ膜質を向上させる。従って，現状のプロセスフローの見直しも必要であろう。

おわりに

LTPS TFT製造の最新技術動向について概説した。LTPS TFT-LCDの高精細化，高機能化，システム・オン・パネルの実用化に伴って製造装置への要求は性能とコストの両面から厳しい状況といえる。従来の技術の延長ではなく，性能およびコスト面でのブレークスルーを装置メーカーに期待したい。また，LTPS TFT-LCDの応用分野が携帯機器のディスプレイが中心であることからモジュールの薄型・軽量化が要求されるため，ガラス基板サイズの大型化よりむしろ薄板化対応に注力して頂きたい。

〈参考文献〉
1）鵜飼育弘：「低温ポリシリコンTFT-LCD技術」第4章，第5章 EDリサーチ（2005）
2）S.Higashi：IDW/AD’05 Digest pp.285-288（2005）
3）H.Shirai：IDW/AD’05 Digest pp.289-292（2005）
4）日本製鋼所資料
５）Tamagawa：IDW’04 Digest pp.615-618（2004）
6）K.Morikaw：SID’04 Digest pp.1088-1091（2004）
7）J.Hanna：IDW’04 Digest pp.631-634（2004）
8）J.Hanna：ECS Joint International Meeting J2-TFT �Z（2004）
9）Y.Ozeki：IDW/AD’05Digest pp.293-296（2005）
10）H.Chshima：IDMC’05 Digest pp.169-172（2005）
11）T.Sameshima：Journal of the SID 13/3 pp.233-239（2005）
12）M.Kunii：Japanese Journal Applied Physics Vol.45,No.2A pp.660-665（2006）

• » このページのトップへ戻る